电子发烧友网 > 模拟技术 > 正文

跨时钟域控制信号传输设计方案

2020年10月16日 15:47 次阅读

1、跨时钟域与亚稳态

跨时钟域通俗地讲,就是模块之间有数据交互,但是模块用的不是同一个时钟进行驱动,如下图所示:

左边的模块1由clk1驱动,属于clk1的时钟域;右边的模块2由clk2驱动,属于clk2的时钟域。当clk1比clk2的频率高时,则称模块1(相对于模块2)为快时钟域,而模块2位为慢时钟域。根据clk1和clk2是不是同步时钟,可以将上面的跨时钟域分为跨同步时钟域(clk1与clk2是同步时钟)和跨异步时钟域(clk1和clk2不是同步时钟)。根据信号是控制信号还是数据信号可以分为跨时钟域的控制信号传输和数据信号的传输。

在跨时钟域的信号传输过程中,可能出现亚稳态的情况,这个时候,需要同步器进行同步,减小亚稳态传播下去的概率;注意这里的同步器只能减少亚稳态往下传播的概率,如果产生亚稳态,亚稳态恢复稳定后的电平不一定是正确的电平,如果稳定后的电平是错误的,那么就很有可能引起后面的逻辑的错误,这是需要强调的;当然,一般情况下(我这里是说一般情况)很少发生亚稳态,不然后面的逻辑岂不是要挂?

根据上面的内容可知,跨时钟域可能需要同步器来抑制亚稳态的往下传播的概率,根据情况的不同需要不同的同步器,大致情况如下所示:

跨同步时钟域快时钟域到慢时钟域控制信号传输

跨异步时钟域慢时钟域到快时钟域数据信号传输

·跨同步时钟域下,快时钟域到慢时钟域的控制信号传输;

·跨同步时钟域下,慢时钟域到块时钟域的控制信号传输;

·跨同步时钟域下,快时钟域到慢时钟域的数据信号传输;

·跨同步时钟域下,慢时钟域到块时钟域的数据信号传输;

·跨异步时钟域下,快时钟域到慢时钟域的控制信号传输;

·跨异步时钟域下,慢时钟域到块时钟域的控制信号传输;

·跨异步时钟域下,快时钟域到慢时钟域的数据信号传输;

·跨异步时钟域下,慢时钟域到块时钟域的数据信号传输;

看着这八大类型,心里就虚,但是这里先剧透一下,在数据的传输(主要是多位数据的传输)里面,无论是跨同步还是跨异步,主要(注意是主要)都是使用比较大的同步隔离器,进行隔离缓冲数据,比如FIFO、RAM;因此一般就会分为控制信号(一般是1位信号)和数据这两种情况设计同步器。跨时钟域的数据传输我们放在最后讲。今天主要整理跨时钟域的控制信号传输。

我在前面的一篇博客中说到了同步电路与异步电路的区分:http://www.cnblogs.com/IClearner/p/6440488.html。这里我们要随机应变,在这里更新一下传统同步时钟的概念:系统中的多个时钟,如果他们的边沿相对的时间差固定(或者说相位固定),那么就属于同步时钟。它们可以是不同时钟源产生的,但是通过锁相环把它们之间的相位进行固定,因此是同步时钟。它们可能是同一时钟源产生的,但是经过分频之后,它们之间的相位随着初始相位和时间变化,这类时钟可以叫他同步时钟,但是从这个传统的概念出发,这就是异步时钟(这个与我上面的那篇博客不一样,要注意),在处理上当做异步时钟进行处理。好了,说了这么多,接下来我们就根据时钟的分类来进行说说吧。

2、跨同步时钟的控制信号传输

(1)同频同相位的两个同步时钟:

波形如下所示:

这两个时钟可以看做是同一个时钟,也就是单时钟设计,允许有1个时钟的周期进行传输数据,因此只要满足普通的同步电路设计要求(满足建立时间和保持时间,控制信号的传输延时要在一定范围内)就可以了,不会出现亚稳态,也不会出现数据丢失的情况,一般不需要同步器。

(2)同频不同相位的两个同步时钟

波形如下所示:

这个固定的相位可以看成是时钟的偏移,允许的传输时间小于一个时钟周期,但是只要满足控制信号的输出是在clk1的控制下进行翻转的,因此只要满足同步设计的一般要求(满足建立时间和保持时间,控制信号的传输延时要在一定范围内),就可以满足时序,不会出生亚稳态,也不会出现数据丢失的情况,因此一般不需要同步器。

(3)不同频,但是存在整数倍的关系

假设没有初始相位差(或者即使有初始相位差固定,也可以通过后期修复),clk1的时钟频率是clk2的3倍。

·当从快时钟域跨到慢时钟域时(也就是控制信号从clk1的模块传输到clk2的模块),波形如下所示:

如果是clk1在第2个上升沿进行发送信号,只要控制信号在3个clk1的周期内到达,就不会出现亚稳态;。。.如果clk1在第4个上升沿进行发送信号,就需要控制信号在1个clk1的周期内到达,就不会出现亚稳态。因此只要控制信号从发送时钟域出发到达目的时钟域的时间小于clk1的时钟周期,就不需要同步器;一般情况下,控制信号是触发器触发,触发器捕获,一般满足这个关系,如下所示:

然而需要注意的,这个是从快传到慢,慢时钟域可能会采样不到控制信号从而丢失控制信号,也就是说,我控制信号在从clk1跑到clk2,并且保持一个时钟(clk1)周期,但是你clk2的时钟沿还没有来,等到clk2的上升沿来了,我这个控制信号就已经更新(或者失效)了,上面恰好在时钟clk2上升沿的前一个时钟周期clk1发出信号才采到,如果不是那个时候发送,就会丢失控制信号,如下所示:

在第2个时钟沿发送信号的时候,只持续了一个时钟周期,因此clk2捕捉不到(这样就是功能性错误了,不单单是时序上的亚稳态而已了);只有在第4个时钟沿的时候发送控制信号,clk2才捕捉得到。因此我们就需要把这个控制信号的周期延迟到clk1周期的3倍,这个可以通过计数器或者状态机进行实现,延长后的波形如下所示:

可见,这时候不论在上面时候进行发送数据,clk2都能捕捉得到。

因此一般情况下不需要同步器,但是需要把快时钟域的控制信号根据进行延长合适的时间(根据时钟之间的倍数关系进行确定,控制信号的长度要≥捕获时钟的周期,一般取1.5倍,上图只是1倍),避免慢时钟域丢失信号。

·当慢时钟到快时钟域时(也就是控制信号从clk2的模块传输到clk1的模块),波形如下所示:

很显然,快时钟能够采样得到慢时钟的控制信号,而且采样了三次,输出为:

Clock2的控制信号就达到了clk2周期的3倍,如果只需要1个clk周期的控制信号,可以通过上升沿检测电路实现,其输出波形如下所示:

3、时钟同源,周期之间非整数倍的跨时钟域

当两个时钟都来源于同一个时钟,经过PLL分频之后,产生两个时钟时钟,一个时钟是另外一个时钟的非整数倍,相位是随时间变化的。在这种情况下,我们可以把这两个时钟当做同步时钟,也可以当做异步时钟;在传统的设计中,这样的时钟会当做异步时钟进行处理。下面我们就来看看这样的时钟处理要不要加同步器吧。

假如时钟源的时钟频率为clk,经过PLL后,产生一个时钟clk1和一个时钟clk2:

假设clk1是快时钟,clk2是慢时钟。由于控制信号仅仅在两个时钟域的触发器之间传输,触发器之间不存在任何逻辑,因此控制信号从发送触发器到捕获触发器的时间很小,假设为tps,当发送沿与捕获沿之间的间距大于tps,就不会产生亚稳态(理论情况,不考虑时钟偏移、翻转等因素)。当clk1的频率不是clk2的整数倍的时候,他们的相位是随着时间的改变而改变的,在知道了clk1和clk2的频率后,就可以知道理论下clk1和clk2的相位关系,那么就会有下面的情况:

(其实也就分为要不要加同步器的的情况)

(1)(跨时钟域无论是快到慢还是慢到快)两个时钟存在最小相位差,且最小相位差大于t。如下所示:

这里的这种情况下,时钟最小最小的相位差T》t,也就是说,控制信号不会违反捕获寄存器的建立时间和时间。需要注意的是,这是快时钟到慢时钟域的控制信号传输,要防止信号丢失的情况,也就是需要将控制信号延长到一定的长度。

从慢时钟到时钟的波形就不画了,但是主要符合两个时钟(无论是快到慢还是慢到快)存在最小相位差,且最小相位差大于t,就不会违反建立时间和保持时间,基本不会产生亚稳态。因此在这种情况下,是不需要同步器的。

(2)(跨时钟域无论是快到慢还是慢到快)两个时钟中,发送沿到接收沿的相位很窄,小于t,也就是违反捕获寄存器的建立时间和保持时间,但是下一次的发送沿到接收沿的相位很大(不违反捕获寄存器的建立时间和保持时间)的情况,如下所示:

在相位小的地方,建立时间不足,引起了亚稳态,这时候就要上我们的同步器了,这里隆重推出我们的同步器——双D触发器,其电路图如下所示:

要注意,其中间不能有任何组合逻辑,电路图与对于的时序关系如下所示(代码就不写了,电路简单):

再次强调,双D触发器(触发器链)只能抑制亚稳态往下传输(或者减小其往下传输的概率),并不一定能够同步正确的控制信号的值,这与亚稳态稳定后的值有关,上图中一级触发器的亚稳态稳定后的值恰好是高电平,因此二级触发器采样后的输出值为高电平。如果上图中一级触发器的亚稳态稳定后的值是低电平,那么二级触发器采样后的输出值将为低电平,也就是输出了错误的控制信号。

这里再啰嗦一下,在这种情况下(也就是有亚稳态的情况下),从慢到快,只有亚稳态的问题;而从快传输到慢,不仅有要抑制亚稳态往下传播的问题,还有控制信号丢失的问题,这里就需要延长控制信号的长度或者采取其他措施(后面会讲)。

(3)两个时钟相邻的几次发送沿和接收沿的相位差都很小的情况,如下图所:

这种情况可以说就基本是异步时钟域之间的控制信号传输了,在这种情况下,必定要加触发器链同步器,抑制亚稳态往下传播。跟前面的情况一样,从慢到快,只有亚稳态的问题;而从快传输到慢,不仅有要抑制亚稳态往下传播的问题,还有控制信号丢失的问题,这里就需要延长控制信号的长度或者采取其他措施(后面会讲)。

4、跨异步时钟域的控制信号传输

其实跨异步时钟域的波形跟前面的3.(3)类似,只不过两个时钟域的时钟是完全没有关系的时钟而已。在这样的情况下,我们可以采取跟前面类似的方法:首先触发器链抑制亚稳态的传输一定是要的,然后是快时钟到慢时钟的问题,也就是采样短脉冲的控制信号问题,除了对控制信号进行延长之外,我们还可以其他的方法,下面就来整理整理吧:

(1)握手/反馈机制

采用握手反馈机制,即可以抑制亚稳态的传输,又可以正确地传输控制信号。这种握手/反馈机制对所有的跨异步时钟的控制信号都有用,不过主要用在快到慢时钟、易产生亚稳态的情况。说了那么多,都没有实在的,下面就来看点实在的吧——握手/反馈机制电路图:

波形如下所示(手绘。。.。):

其实原理很简单,当控制信号变高时(adat与adat1),慢时钟域的触发器链(bdat1和bdat2)进行采样,采样得到的高电平(bdat2)后,也就是确认采样得到控制信号后,再通过触发器链反馈给快时钟域(abdat1和abdat2),让快时钟域把控制信号拉低(拉低的或者处理时长在后面有电路),就完成控制信号的正确跨时钟传输。本来不想写代码了的,毕竟有电路了,但是想想还是贴一下代码吧,毕竟最近整理过程中都没有写代码了,感觉有点生疏了,代码如下(如果有错请指出):

当然,在慢时钟域阶段,我们也可以添加边沿检测(上升沿)电路,一方面让输出只有一个脉冲的控制信号,另一方面准确地进行控制,以防止亚稳态的干扰。

在上面的握手方案中,我们通过反馈信号进行控制信号的延时来让慢时钟域充分采样得到控制信号,本质上是也是对控制信号的延时。这个延时的具体实现,需要对控制信号的产生逻辑进行处理,来满足延时的要求,如下所示:

除了上面对控制信号处理之外,我们还可以对快时钟域的时钟动点手脚,具体电路如下所示:

这里通过让快时钟域触发器(特指rd_en触发器)的时钟停止工作的方式,让控制信号保持一定的时间。时钟停止之后,rd_en触发器的输出就会保持不变,等到反馈信号回来,告知慢时钟域采样得到高电平后,再恢复快时钟域的时钟,波形如下所示:

时钟停止的逻辑电路(类门控电路)的代码如下所示(代码如果有错,欢迎指出):

当然,这是一个组合电路。这样子会令后面的输出电路产生毛刺,类似于门控时钟那样,于是乎我们就可以使用门控时钟那样的技巧,防止输出产生毛刺。这里就不详细说明了。

(2)窄脉冲捕捉电路

前面的控制信号,它都需要反馈信号来把有效拉为无效,可以说这个控制信号是不“自由”的。有时候,我们需要捕捉异步短脉冲控制信号,这个控制信号完全由前面的逻辑电路生成,与我后面的电路信号无关,也就是说没有反馈信号,你也需要采样到这个短脉冲控制信号。下面的窄脉冲捕捉电路可以捕捉到快时钟域产生的异步窄脉冲控制信号,电路如下所示:

波形图如下所示:

从波形图中可以知道,这是利用了脉冲信号的上升沿进行输出脉冲信号,然后通过后面反馈回来的信号进行清零,从而为下一次脉冲控制信号做好准备。需要注意的是,窄脉冲控制信号的产生频率不能太快,也就是需要等到清零信号无效(三个触发器的延时)后才能发出下一个脉冲控制信号,不然后面的慢时钟域采样电路无法识别两次控制信号,而只当成一次控制信号处理。代码根据电路图写就好了=。=。

控制信号的跨时钟域传输到这里就讲完了,下面进行总结一下:

·在跨时钟域的时候,不一定需要跨时钟域电路(同步器或者握手信号),接近异步时钟或者就是异步时钟的时候跨时钟域就得加上了。

·在慢到快的时钟域中,加上触发器链基本上就可以了,主要是抑制亚稳态的传播。

·但是在快到慢的时钟域中,不仅需要触发器链进行抑制亚稳态的传播,还要防止慢时钟域采不到快时钟域的数据,因此就添加反馈/握手电路(这个反馈信号是指跨时钟域的反馈信号)。

·在最后,介绍了窄脉冲控制信号捕捉电路,这个电路不需要添加反馈信号,也就是说只要控制信号的频率不是快,只要有窄脉冲(不是毛刺),就可以捕捉得到,而不需要反馈信号控制脉冲宽度(这个反馈信号是指跨时钟域的反馈信号,其实还是需要反馈清0的)。
编辑:hfy

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

RS485方向切换的方案分析

大部分的低成本RS232-RS485转换器采用了这种方法。具体的实现方法是:把串口的发送信号TX作为....
发表于 2020-10-15 11:20 85次阅读
RS485方向切换的方案分析

跨时钟域设计之控制信号传输工作原理

跨时钟域通俗地讲,就是模块之间有数据交互,但是模块用的不是同一个时钟进行驱动。
发表于 2020-10-08 17:00 255次阅读
跨时钟域设计之控制信号传输工作原理

关于彩电CPU与PWM控制信号电路的相互关系

示波器是任何设计,制造或是维修电子设备的必备之物。当今世界瞬息万变,工程师们需要的工具,快速而精准的....
发表于 2020-10-07 09:18 229次阅读
关于彩电CPU与PWM控制信号电路的相互关系

超声波放大电路测距采用了单片机编程技术?

由于本系统只需要清楚机器人前方、左方、右方是否有障碍物,并不需要知道障碍物与机器人的具体距离,因此不....
发表于 2020-10-07 09:09 286次阅读
超声波放大电路测距采用了单片机编程技术?

以太网的心跳包组建设计方案

心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字,按照一定的时间间隔发送,类似....
发表于 2020-09-30 10:49 920次阅读
以太网的心跳包组建设计方案

手机断流与各种复杂的应用场景相关,小米将持续改善...

近期小米旗下的MIUI官方微博放出了《小米手机负责人在线》栏目的总结,回答了用户关心的网络、续航、C....
发表于 2020-09-26 11:11 709次阅读
手机断流与各种复杂的应用场景相关,小米将持续改善...

多时钟设计中时钟切换电路设计案例

在多时钟设计中可能需要进行时钟的切换。由于时钟之间可能存在相位、频率等差异,直接切换时钟可能导致产生....
发表于 2020-09-24 11:20 575次阅读
多时钟设计中时钟切换电路设计案例

一款低功耗的心电信号心电放大器设计方案

心脏是人体中血液循环的动力源泉,依靠心脏的有节律性的搏动,使得血液不断在体内循环,以维持正常的生命活....
发表于 2020-09-23 15:30 773次阅读
一款低功耗的心电信号心电放大器设计方案

可根据输入信号幅度实现自动调整触发阈值的施密特触...

基于交叉耦合式热阴极电子管的这种电路是由美国科学家施密特(O.H.Schmitt)发明的。从那以后,....
发表于 2020-09-07 17:56 193次阅读
可根据输入信号幅度实现自动调整触发阈值的施密特触...

MOS管设计知识:传输管TG的原理及组合逻辑延时...

由两个锁存器和中间一个存储单元(一般是首尾相连的反相器)组成。锁存器的锁存时间相反,输入端锁存器打开....
发表于 2020-09-07 15:45 267次阅读
MOS管设计知识:传输管TG的原理及组合逻辑延时...

AGC电路分类及AD8347正交解调芯片设计

随着电磁环境的日益恶化, 不同频段电磁信号之间的相互串扰, 以及可能出现的人为干扰, 将会导致接收机....
发表于 2020-09-03 17:09 219次阅读
AGC电路分类及AD8347正交解调芯片设计

数字电路中二进制同步计数器实验原理及过程

用四通道示波器观察时钟clk及各级触发器输出的Q0、Q1、Q2信号。根据观察,在图2中画出Q0、Q1....
发表于 2020-08-31 16:55 254次阅读
数字电路中二进制同步计数器实验原理及过程

如果我使用时钟的两个边沿驱动同一模块中的触发器,会不会有任何问题?

如果我使用时钟的两个边沿驱动同一模块中的触发器,会不会有任何问题?...
发表于 2020-08-28 09:22 0次阅读
如果我使用时钟的两个边沿驱动同一模块中的触发器,会不会有任何问题?

基于VHDL文本的时序逻辑电路设计

用VHDL文本设计触发器,触发器的类型可任选一种。给出程序设计、仿真分析、硬件测试及详细实验过程。
发表于 2020-08-21 17:53 261次阅读
基于VHDL文本的时序逻辑电路设计

解读文氏电桥振荡电路设计

电路的放大倍数越大,则电路越容易起振,但只要放大倍数超过3,则输出波形都将出现削波失真,如果放大倍数....
发表于 2020-08-21 15:24 428次阅读
解读文氏电桥振荡电路设计

一文搞懂数据库的触发器

触发器是在对表进行插入、更新或删除操作时自动执行的存储过程,不能被直接调用;
发表于 2020-08-19 17:22 378次阅读
一文搞懂数据库的触发器

MySQL数据库:drop、truncate和d...

delete是DML(data maintain Language,这个操作会被放到 rollbac....
发表于 2020-08-19 17:22 457次阅读
MySQL数据库:drop、truncate和d...

基于扫描的DFT方法扫描设计实现过程和对芯片故障...

随着ASIC电路结构和功能的日趋复杂,与其相关的测试问题也日益突出。在芯片测试方法和测试向量生成的研....
发表于 2020-08-18 14:57 149次阅读
基于扫描的DFT方法扫描设计实现过程和对芯片故障...

采用双触发排列方法的现代数字示波器

大多数示波器提供了辅助触发系统或“B”触发器,允许用户定义范围更宽的条件。B触发器等待主(褹)触发发....
发表于 2020-08-18 14:51 87次阅读
采用双触发排列方法的现代数字示波器

利用FPGA异步复位端口实现同步复位功能,释放本...

FPGA开发中,一种最常用的复位技术就是“异步复位同步释放”,这个技术比较难以理解,很多资料对其说得....
发表于 2020-08-18 13:56 101次阅读
利用FPGA异步复位端口实现同步复位功能,释放本...

XTR50010和XTR54170半导体系列产品...

这两大新产品系列扩大了X-REL的创新产品 组合,发挥了新的设计性能,实现了接口和数字控制以及混合信....
发表于 2020-08-17 16:50 94次阅读
XTR50010和XTR54170半导体系列产品...

数字式超声波测距仪的工作原理和电路设计

超声波在气体、液体及固体中以不同速度传播,定向性好、能量集中、传输过程中衰减较小、反射能力较强。超声....
发表于 2020-08-17 14:25 144次阅读
数字式超声波测距仪的工作原理和电路设计

振动传感器的应用场景

振动传感器在测试技术中是关键部件之一,它具有成本低、灵敏度高、工作稳定可靠,振动检测可调节范围大的优....
发表于 2020-08-14 10:12 287次阅读
振动传感器的应用场景

GD32E5 系列定时器全面助力工业互联网

GD32E5 内置了全新的超高精度定时器(SHRTimer)。它内部拥有 5 个独立的计数器,可以产....
发表于 2020-08-13 16:43 701次阅读
GD32E5 系列定时器全面助力工业互联网

采用时钟复用技术提高可测性设计的故障覆盖率

基于扫描路径法的可测性888集团真人集团网站是可测性设计(DFT)技术的一个重要的方法,这种方法能够从芯片外部设定....
发表于 2020-08-12 16:15 119次阅读
采用时钟复用技术提高可测性设计的故障覆盖率

基于AD5422 16 bit串行输入DAC实现...

Analog Devices AD5422 16 bit串行输入DAC可以设定为电压输出或电流输出。....
发表于 2020-08-12 14:29 216次阅读
基于AD5422 16 bit串行输入DAC实现...

设计一个门控灯开关的详细资料说明

卫生间是每天必去的地方,晚上进卫生间要开灯、关灯,真是麻烦。有时忘了关灯,还浪费了电能。这里介绍一种....
发表于 2020-08-09 15:22 253次阅读
设计一个门控灯开关的详细资料说明

基于现场可编程门阵列技术设计时钟分配网络的应用方...

自产生到现在,现场可编程门阵列(FPGA)以其独特的优点被成功应用在工业控制、数据通信、计算机硬件等....
发表于 2020-08-06 17:17 101次阅读
基于现场可编程门阵列技术设计时钟分配网络的应用方...

电子计数测频的工作原理和应用优势

Tx经放大整形控制双稳态触发器形成门控信号,控制闸门的开闭;然后晶搌产生的1MHz的振荡信号,经放大....
发表于 2020-08-06 11:15 102次阅读
电子计数测频的工作原理和应用优势

labview 波形图显示问题

采集的信号显示到波形图上,当X轴为0-0.5显示是全部,但是我把X轴最大值改成10后,在运行的时候,波形图显示的只有0-0.5...
发表于 2020-08-04 14:55 101次阅读
labview 波形图显示问题

Labview波形图纵坐标随着数值变化位置也左右摇摆不定,如何固定?

如图,两个一样大的波形图,但是因为y坐标数值不一样,y坐标的位置就不一样,如何固定住位置? ...
发表于 2020-07-30 10:17 140次阅读
Labview波形图纵坐标随着数值变化位置也左右摇摆不定,如何固定?

基于ACEXIK系列FPGA器件EPIK10实现...

该设计选用了Altera公司生产的ACEXIK系列FPGA器件EPIK10实现对8路脉冲量的计数,对....
发表于 2020-07-28 17:07 243次阅读
基于ACEXIK系列FPGA器件EPIK10实现...

采用单IC实现按键式机械开关的替换电路的应用设计

简单廉价电路使用一个低成本按键开关就可以触发电源的开关。该电路可替换更高价格及外形较大的按键式机械开....
发表于 2020-07-26 11:32 249次阅读
采用单IC实现按键式机械开关的替换电路的应用设计

多时钟域的同步时序设计和几种处理异步时钟域接口的...

在数字电路设计中,大部分设计都是同步时序设计,所有的触发器都是在同一个时钟节拍下进行翻转。这样就简化....
发表于 2020-07-24 09:52 526次阅读
多时钟域的同步时序设计和几种处理异步时钟域接口的...

新的PlayStation 5 DualSens...

就控制器而言,这里没有很多新信息。但是,我们确实了解了自适应触发器的工作原理,以及Keighley对....
发表于 2020-07-23 15:37 571次阅读
新的PlayStation 5 DualSens...

罗技与HERMAN MILLER合作打造EMBO...

Herman Miller,负责生产那些令人惊异(昂贵)的办公椅的公司,希望我和您在比赛时更加重视我....
发表于 2020-07-23 11:55 1016次阅读
罗技与HERMAN MILLER合作打造EMBO...

负LUT触发器与未使用的组件配对问题如何解决

你好 我注意到综合报告在为Zynq 7Z020编译项目时显示了> 100%的资源利用率错误。 我只在项目中使用FPGA。 以...
发表于 2020-07-16 11:53 102次阅读
负LUT触发器与未使用的组件配对问题如何解决

由TCA785可控硅移相触发器实现的三相全控桥触...

TCA785可控硅移相触发器是西门子公司生成的单片可控硅移相触发电路。它能够输出两路相位差180°的....
发表于 2020-07-16 11:09 295次阅读
由TCA785可控硅移相触发器实现的三相全控桥触...

时序逻辑电路需要了解的关键点

Jitter是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,布线对其没有影响。Skew是由不....
发表于 2020-07-13 10:18 177次阅读
时序逻辑电路需要了解的关键点

禁烟警示器的电路图详解

本例介绍的禁止吸烟警示器,可用于家庭居室或各种不宜吸烟的场合 (例如医院、会议室等)。当有人吸烟时,....
发表于 2020-06-27 14:43 725次阅读
禁烟警示器的电路图详解

FPGA的时钟设计:如何建立时间与保持时间

时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信....
发表于 2020-06-26 10:37 453次阅读
FPGA的时钟设计:如何建立时间与保持时间

为什么语句的不完整会导致锁存器的产生?

时序电路,生成触发器,触发器是有使能端的,使能端无效时数据不变,这是触发器的特性。
发表于 2020-06-26 09:19 858次阅读
为什么语句的不完整会导致锁存器的产生?

触发器的特性和三大种类

触发器是计算机记忆装置的基本单元,它具有把以前的输入‘记忆’下来的功能,一个触发器能储存一位二进制代....
发表于 2020-06-19 16:44 862次阅读
触发器的特性和三大种类

DS18B20报警触发器TH和TL的问题如何解决

        非易失性温度报警触发器TH和TL。可通过软件写入 报警上下限值。 DS18B...
发表于 2020-06-17 05:24 156次阅读
DS18B20报警触发器TH和TL的问题如何解决

如何使用DMC为LX50T Virtex-5内的触发器生成时钟

大家好, 我正在使用DMC为LX50T Virtex-5内的触发器生成时钟。 我在CLKIN和CLKO之间有一个很大的延...
发表于 2020-06-16 14:04 44次阅读
如何使用DMC为LX50T Virtex-5内的触发器生成时钟

SqlServer触发器调用java接口的方法

SqlServer触发器调用java接口
发表于 2020-06-15 09:53 155次阅读
SqlServer触发器调用java接口的方法

浅谈 Serverless 音视频处理技术

根据函数的实际执行时间按量计费:函数执行结束后,可以通过账单来查看执行费用,收费粒度精确到 100 ....
发表于 2020-06-13 12:24 2366次阅读
浅谈 Serverless 音视频处理技术

为什么左边那个触发器下面那个与非门输入一直1

求救啊
发表于 2020-06-02 17:42 306次阅读
为什么左边那个触发器下面那个与非门输入一直1

请问“路由”是什么意思?

任何人都可以解释一下,什么是route-throughsmean以及为什么使用它们? ,当我在我的设计上运行map命令(xilinx)时,...
发表于 2020-05-27 13:16 99次阅读
请问“路由”是什么意思?

我用labview循环从一个串口向四台下位机发送指令,如何让四台下位机的回传数据同时输入波形图?

我用labview循环从一个串口向四台下位机发送指令,查询1号,2号,3号,4号,1号.....如此循环查询,但是想把四个温度曲...
发表于 2020-05-13 17:19 297次阅读
我用labview循环从一个串口向四台下位机发送指令,如何让四台下位机的回传数据同时输入波形图?
博评网