电子发烧友网 > 可编程逻辑 > 正文

FPGA电源设计的铁氧体磁珠应用笔记

2020年09月16日 12:38 次阅读

老wu发现,很多硬件菌在设计PCB上的电源供应系统时,喜欢在各个电源轨之间加入磁珠隔离一下,据说能防止干扰。硬件菌们很喜欢加磁珠,貌似磁珠能包治百病,就好像我们觉得自己头疼、嗓子疼,感觉自己肯定是感冒了,就要马上嗑阿莫匹林抗生素一样,磁珠也被硬件菌给滥用了。

磁珠这玩意虽好,但也不能贪杯哟,硬件菌在决定服用磁珠之前,老wu建议先看看下这份 Altera 公司的铁氧体磁珠应用笔记。

这是一篇来自业界著名 FPGA 供应商 Altera 公司的FPGA 电源设计应用笔记,这份应用笔记提供了设计铁氧体磁珠滤波器网络来为Stratix® IV FPGA隔离共用电源轨的一些设计指南。

FPGA 技术的发展使数据速率提高到了 10 Gbps 以上。为了达到这种数据速率,FPGA 厂商一般要求提供多个隔离的数字和模拟电源层,以单独为 FPGA 的内核,I/O,敏感的锁相环 (PLL) 和千兆收发器模块供电。因此,电路板上电源分配系统的复杂性大大增加。

由于电路板空间、层数以及成本预算均有限,电路板设计人员发现在这些系统限制内设计其 FPGA 电路板越来越困难。对于 StraTIx IV GX 和 GT 系列千兆位收发器 FPGA 系列,一种常用的简化电源设计的方法是,对于具有相同电压要求的部分,能够共用电源轨,并保持彼此之间的隔离,避免电源噪声干扰。常用的策略是使用铁氧体磁珠。

本应用手册介绍了如何正确选择磁珠以及一些设计方面的考虑,例如:anTI-resonance、避免 LC 谐振效应、传输阻抗分析和直流IR压降最小化,同时还要满足去耦的目标阻抗要求。另外,还介绍了某些情况下使用 PCB 布局结构来替代铁氧体磁珠功能的秘技。PCB 结构与铁氧体磁珠的性能对比仿真结果,可用于评估验证 PCB 结构滤波器网络的效果,同时可以了解其诸多局限性。

铁氧体磁珠的选择

一般而言,铁氧体磁珠分为两类:

高Q值铁氧体磁珠——一般用作谐振器,不得用于电源隔离电路中
低Q值铁氧体磁珠——也称作吸收铁氧体磁珠,损耗较大,可构成较好的电源滤波器网络,因为设计它们的目的是吸收高频噪声电流并将其以热的形式散发掉。这种铁氧体磁珠在宽高频带下具有高阻抗,从而使其成为理想的低通噪声滤波器。

厂商一般会给出铁氧体磁珠的阻抗-频率曲线图的特性,并说明额定最大直流电流和直流电阻。这取决于铁氧体磁珠的设计和所用材料,阻抗曲线图中的幅度也在一个较宽的频谱范围急剧变化,从而对正确选择铁氧体磁珠带来麻烦。

图 1 显示了 1 GHz 频率范围内 5 条交错在一起的铁氧体磁珠阻抗曲线的例子,旨在对比可用于电源噪声滤波的各种低Q值铁氧体磁珠的性能情况。

铁氧体磁珠建模与仿真

铁氧体磁珠厂商通常提供其器件的等效 SPICE 电路模型,以用于系统仿真。当无法从厂商那里获得铁氧体磁珠模型的情况下,可以将铁氧体磁珠建模成一个由 R、L和 C 元件组成的简单网络,如图 2 所示

尽管该模型为 first-order approximaTIon,但是您仍然可以将其有效地用于 sub-GHz 的仿真。

Rbead 和 Lbead 为铁氧体磁珠的直流电阻和有效电感

Cpar 和 Rpar 为铁氧体磁珠相关的并联电容和电阻。

低频条件下,Cpar 为开路,而 Lbead 为短路,从而只有 Rbead 作为铁氧体磁珠的直流电阻。随着的频率增加,Lbead 的阻抗开始随频率 (jωLbead) 线性上升,而 Cpar 的阻抗随频率 (1/jωCpar) 反比例下降。铁氧体磁珠的阻抗-频率曲线图的上升斜率主要由 Lbead 的电感决定。

从某个高频点开始,Cpar 的阻抗开始占主导,而铁氧体磁珠的阻抗开始下降,从而降低其电感效应。这种情况下,阻抗-频率曲线图的下降斜率主要由铁氧体磁珠的寄生电容 Cpar 决定。Rpar 有助于减缓铁氧体磁珠的 Q 因子。然而,过大的 Rpar 和 Cpar 值会增加铁氧体磁珠的 Q 因子,并降低其有效带宽。形成高Q铁氧体磁珠,导致电源分配网络 (PDN)上出现不期望的瞬态振铃响应。

要想观察这些参数对铁氧体磁珠频率响应产生的影响,您可以使用 SPICE 来仿真用于隔离的铁氧体磁珠的交流响应。图 2(右)显示了用于获取一个铁氧体磁珠样本的交流响应的 SPICE 电路设置, 其中DC电阻为 0.15Ω,有效电感为 54nH,并联电容和电阻分别为 178fF 和 70Ω。

图 3 显示了 SPICE 中,施加一个 1V 电源和 1A AC电流负载,100 Hz 到 1 GHz范围内扫描的交流分析,得到的该铁氧体磁珠的特征阻抗-频率曲线图。在一些厂商没有提供 SPICE 模型的情况下,通过在模型中单独改变每一个 R、L 和 C 元件,可用曲线拟合方法来近似描述某个特定的铁氧体磁珠。

StraTIx IV GX 设计实例

对许多应用而言,高速时钟、数据以及其它 I/O 开关速率可达到数百兆赫到几千兆赫。每一个开关信号相应的基本频率和谐波很容易污染敏感的电源层面,从而导致电压纹波和输出抖动增高,特别是在它们与其它噪声较大的数字电源层共用时。例如,在 Stratix IV GX 器件中,0.9V VCC核心电压被用于向 FPGA内核中的的数字逻辑单元 (LE)、存储器单元以及 DSP 模块等供电,这些模块有很大噪声。另一方面,0.9V VCCD_PLL 被用于向产生时钟倍频且对噪声更敏感的 PLL 供电。尽管在 PCB 上将 VCC 与 VCCD_PLL 电源层合并很简单(由单个电源稳压器供电),但是这样做会使内核耦合噪声对 PLL 性能产生负面影响。

图 4 显示了 Stratix IV EP4SGX230KF40 器件的一个设计实例,其使用一个铁氧体磁珠隔离 VCC 和 VCCD_PLL。本例所选用的铁氧体磁珠为莱尔德科技 (Laird Technologies) 的 LI0805H121R-10。

VCC 电源层去耦(由 C1a 和 C2a 到 Can 表示)设计是通过 Altera 的 PowerPlay 早期功耗估算器 (EPE) 和 PDN 去耦工具实现从直流到25 MHz的频带内达到 9 mΩ 的阻抗目标。同样地,VCCD_PLL 去耦(由 C1b 和 C2b 到 Cnb 表示)的目的是,利用相同的目标阻抗方法在至少 70 MHz频带内达到 0.45Ω 目标阻抗。

表 1 对通过PDN 去耦工具得出的每个电源层面要达到各自阻抗目标所需的去耦电容进行了总结。该 PDN 工具估算得到的平面扩展电阻和电感以及 BGA 过孔电阻和电感,也都包括在 SPICE 界面中,旨在给出一个扩展至器件 BGA 焊球的完整 PDN 状况。

反谐振 (Anti-Resonance)

使用铁氧体磁珠时,注意可能出现的反谐振峰值,其可能会导致超出目标阻抗限制的阻抗曲线。下降的电容特性斜率与铁氧体磁珠的上升的电感特性斜率交错在一起时,便会出现这些反谐振峰值,如图 5 所示。

如果目标阻抗较低,这些峰值极易超出目标阻抗限制。使用 SPICE 或者类似的电路仿真器来确保这些反谐振峰值不会超出目标阻抗。

就上述 Stratix IV GX VCC 到 VCCD_PLL 隔离例的子而言,PDN 工具没有体现出铁氧体磁珠的效应。因此,SPICE 被用于验证使用铁氧体磁珠后是否会引入不期望的反谐振从而改变 PDN 特性曲线。

在SPICE中,将一个稳压器源建模成一个简单的电阻-电感串联网络,驱动一个 1A 的负载,并将其运用到建模的 PDN 电路上。在100Hz 到 1GHz频谱范围内做AC扫描来仿真该电路,以获得以 Ω 为单位的去耦网络阻抗曲线图。如图 6 所示,PDN 工具估算得到的 VCCD_PLL 电源的去耦电容器以及选用的莱尔德科技 LI0805H121R-10 铁氧体磁珠一起在124 KHz 处会引起一个约为 1.5Ω 的严重的反谐振峰值。因其超出了 0.45Ω 的 VCCD_PLL 阻抗目标,必须解决该问题。

要想消除这种低频反谐振峰值,可为 VCCD_PLL 增加一个大容值的Bulk去耦电容,如图 7(顶部)所示。图 7(底部)显示了为 VCCD_PLL 电源层增加一个 47μF 大电容后的 PDN 曲线图。该增加的Bulk去耦电容有助于减轻这种反谐振超标。

LC 谐振振荡

使用铁氧体磁珠的另一个问题是 LC 谐振振荡。只要您在 PDN 电路中使用电感和电容,存储于电感和电容中的能量就会在这两种能量存储元件之间来回转移,从而可能导致不需要的电路振荡。这种负面影响表现为在时域的电压过冲甚至电压振铃。

使用一个具有瞬态分析的 SPICE 仿真器或者类似工具,来对您的设计进行检查,看是否所有的过冲或振铃都得到了较好的抑制并且在容许限制范围内。前面的 Stratix IV GX VCC 到 VCCD_PLL 例子中,莱尔德科技的 LI0805H121R-10 铁氧体磁珠没有引起电压过冲或振铃,如图 8(左)所示。如果出现过冲或振铃,对于 0.9V VCCD_PLL 电源而言,请确保其在 ±30 mV 操作规范以内。通常情况下,如果铁氧体磁珠的电感非常高,如图 8(右)的假设情况所示,则过冲或振铃会更加严重,从而导致器件的失效或者错误运行。如果出现严重的过冲或振铃,请选择更低电感值的铁氧体磁珠。

传输阻抗

评估电路噪声抗扰度的一种常用方法是分析其传输阻抗。要确定上述例子 VCC 到 VCCD_PLL 隔离的传输阻抗,您可以从铁氧体磁珠的 VCC 端来仿真 PDN 电路,通过加上1A的电流源,以对 FPGA 器件中来自 VCC 电源的模拟噪声进行评估,如图 9 所示。

图 10 显示了VCC电源层铁氧体磁珠前和隔离的VCCD_PLL电源在FPGA 器件 BGA 球栅上的最终传输阻抗。由于铁氧体磁珠和 VCCD_PLL去耦网络的作用,在3 MHz以上频段上,VCCD_PLL 比 VCC 低大约 40 dB。

尽管该应用手册给出的例子均专门针对 VCCD_PLL 电源层面,但是 Stratix IV GX 和 GT 器件的其它一些电源,例如:VCCL_GXB 、VCCAUX 和 VCCA 等,也都可以受益于文中描述的相同隔离技术和分析方法。

DC 电流和 IR 压降考虑因素

铁氧体磁珠可通过的电流量由其产品说明书中规定的最大额定 DC 电流决定。超出该最大额定电流就会损坏铁氧体磁珠。但是,甚至低于该最大额定 DC 值的电流也会导致铁氧体磁珠极大地降低其效果,因为铁氧体磁珠的芯材可能会变得饱和。

图 11 显示了改变 DC 电流偏置条件下铁氧体磁珠的阻抗-频率曲线例子。随着通过铁氧体磁珠电流的增加,铁氧体磁珠的有效阻抗和带宽也随之减小。

为了避免内核饱和与铁氧体磁珠性能下降,请选择额定 DC 电流两倍于目标电源所需电流的铁氧体磁珠。另外,选择一个低 DC 电阻铁氧体磁珠来使相关 DC IR 压降最小化。确定所有压降都不会使目标电源降至 FPGA 建议操作环境以下,具体规范见器件产品说明书。

PCB 结构

使用磁珠的另一种方法是构建一个小电感 PCB 布局结构,来连接两个隔离电源层。这种方法要求精确的建模并提取PCB 结构相关的 DC 电阻和 AC 环路电感,并利用 SPICE 仿真来检查结构滤波器性能,以代替铁氧体磁珠。DC 电阻决定了由于该结构走线长度带来的压降。AC 环路电感有助于提供两个互联电源层的隔离。

在下列例子中,Altera 使用 Ansoft Q3D Extraction 软件来建模、评估并调节几种 PCB 结构,其对隔离 Stratix IV GX VCC 和 VCCD_PLL 电源层面很有效。利用 Q3D,可抽取出每种结构的 DC 电阻和 AC 环路电感。之后,在 SPICE 中对这些值进行重新仿真,以获得与前面铁氧体磁珠性能相对比的结构性能。

例子1:直线走线结构

在图 12 所示直线走线结构中,一条 20 mil 宽、1 oz 铜厚的电源走线被用于代替铁氧体磁珠来连接考虑中的两个电源层。采用这种结构的走线可以承载约 3.7A 的电流。您必须设计走线,来处理期望的电流负载。直接影响走线电感的参数主要是走线的长度、距离参考层的高度,以及走线下方挖空 (cutout) 面积的大小。

一般而言,走线长度越长,走线离参考层越远,或者挖空面积越大,走线电感越大。因为这些因素会带来更大的电流回流面积。但是,每一个参数过大都会占用宝贵的电路板空间。更好的拓扑结构是使用一种盘绕走线方法。

示例 2:盘绕走线结构

为了尽可能增大走线环路电感同时最小化电路板空间使用,可使用一种盘绕走线结构,如图 13 所示。 因为绕组中的电流在绕组的并联走线部分总是以相同方向流动,因此没有电流抵消发生,并且在一个较小区域实现最大电感。但是,使用盘绕结构要求一个逃逸过孔(逃逸过孔这个名字比较奇怪,老wu不解释,看图你就会秒懂),以允许走线能够走到另一个层。正因如此,需考虑过孔的电流承载能力。一般而言,一个 1 mil 孔壁厚度、12 mil 直径的过孔可通过大约 2.5A 的电流。

表 2 列举了通过 Q3D 得到的不同直线及盘绕走线长度、距参考层高度以及层挖空面积大小情况下对 DC 电阻和走线电感的影响。在给定走线宽度条件下,DC 电阻主要取决于走线的长度,如表 2 所示。

仿真结果

使用 Q3D 从盘绕走线结构提取的 48 mΩ DC 电阻和 26.8 nH AC 环路电感,并在前面 VCC 到 VCCD_PLL SPICE 例子中再次仿真这些值,可得到下列阻抗曲线(请参见图 14)、传输阻抗(请参见图 15)和瞬态响应(请参见图 16)的结果。这三幅图表明,如果结构的 DC 压降保持在产品说明书规定的建议器件操作环境范围内,则您可以使用盘绕走线PCB 布局结构来代替铁氧体磁珠。 (老wu注 一个磁珠多少钱,相应的通过绕线产生的等效于磁珠的走线的多层板pcb增加的成本多少钱?真的有人会用这种纠结的用法吗?除非你找不到同等规格的磁珠咯)

EMC 标准

但要注意的是,这种结构会成为强辐射源,其可能会影响联邦通信委员会 (EMC) 和其它国际监管机构颁布的电磁标准 (EMC) 规定。把这种结构放在两个地层之间,并用过孔联结在一起,可帮助屏蔽辐射。Altera 还没有对这些结构进行额外的 EMC 标准仿真和测试,其超出了本应用手册的范围。

设计建议

Altera 对您的设计提出如下建议:

选用一个铁氧体磁珠或设计 PCB 滤波结构,使其可以承载去耦电源所需的电流负载。

为了避免内核饱和,选择一个额定电流至少两倍于目标电源预计电流的铁氧体磁珠。

需最小化铁氧体磁珠或 PCB 结构的 DC 电阻,以减少 DC IR 压降

确定所有压降都没有导致目标电源低于器件的建议操作环境。

使用 SPICE 或其它类似工具,以确保所有铁氧体磁珠或 PCB 电感结构带来的反谐振峰值均没有超出目标阻抗限制。

如果出现反谐振超标,向电源层添加大的Bulk去耦电容来减少或消除峰值。

使用 SPICE 或其它类似工具对有过大电压过冲或振铃的 PDN 电路进行瞬态响应分析,这种过冲或振铃可能会超出器件建议操作环境。

使用 SPICE 或其它类似工具对被隔离的电源相对于未滤波的父电源层的传输阻抗进行分析,以获得充分衰减。

结论

Stratix IV GX 和 GT 系列高性能 FPGA 要求多个电源为器件内各种电路模块供电。为了让器件达到最大额定性能并具有最低抖动,某些敏感电源层要求非常洁净的电源。要在系统设计限制范围内满足这些电源要求,您可以将铁氧体磁珠或自定义 PCB 结构用作滤波器元件来隔离一些共用电源。本应用手册介绍了如何选择正确的铁氧体磁珠以及如何设计 PCB 结构,来满足基于 Stratix IV GX 及 GT 的 PDN 设计的一些电源滤波器要求。

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

【第1期】多层高速pcb设计的基本套路以及接口设计

【白老师相关课程推荐】白纪龙-《实战多通道高速精密测温仪的全系列设计》点击链接即可了解课程:http://url.ele
发烧友学院发表于 2019-06-14 00:00 17870次阅读
【第1期】多层高速pcb设计的基本套路以及接口设计

基于CPLD/FPGA器件实现主从式下载开发系统...

当前在EDA领域,只要具备台式或笔记本电脑并装有工具软件,就可以方便地对可编程ASIC(CPLD/F....
发表于 2020-09-16 20:17 0次阅读
基于CPLD/FPGA器件实现主从式下载开发系统...

EMC三要素之耦合途径介绍

传导是骚扰源与敏感设备之间的主要骚扰耦合途径之一。传导骚扰可以通过电源线、信号线、互连线、接地导体等....
发表于 2020-09-16 16:32 22次阅读
EMC三要素之耦合途径介绍

经典的FPGA设计方法,FPGA设计经验详尽资料

发表于 2020-09-16 15:10 0次阅读
经典的FPGA设计方法,FPGA设计经验详尽资料

vivado入门资料,vivado工作模式简介.pdf,FPGA入门教程—详尽的基础知识

发表于 2020-09-16 15:04 0次阅读
vivado入门资料,vivado工作模式简介.pdf,FPGA入门教程—详尽的基础知识

FPGA 和 ASIC 到底谁会取代谁?

FPGA要取代ASIC了,这是FPGA厂商喊了十多年的口号。可是,FPGA地盘占了不少,ASIC也依....
发表于 2020-09-16 14:47 21次阅读
FPGA 和 ASIC 到底谁会取代谁?

【每日精选】电源工程师都明白,交流电容与电容电抗...

【Electronics Tutorials连载】最全放大器的分类及介绍--共源JFET放大器(三)....
发表于 2020-09-16 11:55 208次阅读
【每日精选】电源工程师都明白,交流电容与电容电抗...

【每日精选】电源工程师都明白,交流电容与电容电抗这几点很重要!

晶体管放大器电路(例如,公共发射极放大器)使用双极晶体管制造,但是小信号放大器也可以使用场效应晶体管制造。与...
发表于 2020-09-16 11:44 0次阅读
【每日精选】电源工程师都明白,交流电容与电容电抗这几点很重要!

电源工程师常用的电源设计电路

电子信息技术的飞速发展推动了电源技术这一领域的飞速前进,同时也给电源工程技术人员带来了前所未有的机遇....
发表于 2020-09-16 11:35 77次阅读
电源工程师常用的电源设计电路

【每周FPGA案例】 断电重加载时钟工程

断电重加载时钟工程 本文为明德扬原创及录用文章,转载请注明出处!1.1 总体设计 1.1.1 概述在微机的发展初期,B...
发表于 2020-09-15 23:14 0次阅读
【每周FPGA案例】 断电重加载时钟工程

基于处理器实现USB 0TG控制器芯片的IP核应...

OTGl.Oa补充规范对USB2.O进行的最重要扩展是其更具节能性、电源管理,并允许设备以主机和外设....
发表于 2020-09-15 17:32 65次阅读
基于处理器实现USB 0TG控制器芯片的IP核应...

EMI-EMC设计积验总结

EMI-EMC设计积验总结
发表于 2020-09-15 17:05 43次阅读
EMI-EMC设计积验总结

电源电路为什么需要磁珠?如何计算磁珠的取值

现有一个3.3V 300mA的输入电源,并且在100MHz时的纹波电压为300mVpp;要求经过磁珠....
发表于 2020-09-15 15:56 63次阅读
电源电路为什么需要磁珠?如何计算磁珠的取值

CLOCK_DEDICATED_ROUTE约束应用

        Vivado工具在编译时通常会自动识别设计中的时钟网络,并将其分配到专用的时...
发表于 2020-09-15 13:30 0次阅读
CLOCK_DEDICATED_ROUTE约束应用

基于DSP芯片ADSP-TS201S的X2V10...

不同于以往简单地使用一个CPLD进行粘合逻辑设计,本文提出了一种基于双状态机+Cache,预存预取的....
发表于 2020-09-15 10:47 95次阅读
基于DSP芯片ADSP-TS201S的X2V10...

FPGA与ADC数字数据输出接口的协议及标准

场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种....
发表于 2020-09-15 10:29 151次阅读
FPGA与ADC数字数据输出接口的协议及标准

电源转换芯片电路设计及上电顺序设计

作为一个硬件设计的小菜鸟,在画项目电源设计部分的原理图时,遇到许多问题,现在对遇到的问题和解决心得做....
发表于 2020-09-14 17:22 94次阅读
电源转换芯片电路设计及上电顺序设计

使用电源控制器实现电源排序的电路设计

ASIC、FPGA和DSP可能需要多个电源电压,而这些电源电压的启动顺序有种种限制。通常电压值最高的....
发表于 2020-09-14 15:32 405次阅读
使用电源控制器实现电源排序的电路设计

采用内部或者嵌入式逻辑分析仪推动FPGA调试技术...

进行硬件设计的功能调试时,FPGA的再编程能力是关键的优点。CPLD和FPGA早期使用时,如果发现设....
发表于 2020-09-14 15:08 52次阅读
采用内部或者嵌入式逻辑分析仪推动FPGA调试技术...

基于C6000系列DSP和Spartan一3系列...

随着多媒体图像处理应用的迅速发展,体积小、重量轻、结构灵活、处理能力强的嵌入式数字图像处理系统在工业....
发表于 2020-09-14 12:48 199次阅读
基于C6000系列DSP和Spartan一3系列...

基于可编程逻辑器件实现汽车微控制器的方案设计

微控制器在汽车和消费类市场上得到了广泛应用,能够以相对较低的成本实现系统高度集成。然而,这类产品也有....
发表于 2020-09-14 12:01 68次阅读
基于可编程逻辑器件实现汽车微控制器的方案设计

复杂情况下的PCB设计解决方案

日前,Mentor Graphics公司对其PCB设计解决方案进行整合,发布了全新版本Xpediti....
发表于 2020-09-14 10:14 200次阅读
复杂情况下的PCB设计解决方案

基于FPGA的微型红外热电堆探测器空间应用研究

本文研究的红外热电堆探测器属于热探测器,其工作原理是基于塞贝克效应。两种具有不同逸出功的电导体或半导....
发表于 2020-09-13 09:29 168次阅读
基于FPGA的微型红外热电堆探测器空间应用研究

利用C/C++语言实现大规模可编程逻辑器件的应用...

可编程逻辑器件的设计方法经历了布尔等式,原理图输入,硬件描语言这样一个发展过程。随着设计的日益复杂和....
发表于 2020-09-11 18:41 171次阅读
利用C/C++语言实现大规模可编程逻辑器件的应用...

如何在VHDL中解决综合工具使用转化问题

VHDL是一种硬件描述语言,于1983年被IEEE制定为国际标准IEEE1076。近年来国内引进和出....
发表于 2020-09-11 18:03 193次阅读
如何在VHDL中解决综合工具使用转化问题

Y电容 X电容的额定电压与最大几千V耐压问题

X电容和Y电容的实际直流耐压都有几千V,但是X电容的额定电压只有275VAC,这个是表示可以长期工作在这个电压是吗...
发表于 2020-09-11 17:32 194次阅读
Y电容 X电容的额定电压与最大几千V耐压问题

TI的WEBENCH电源和放大器设计改善滤波器设...

“ 日前,TI为WEBENCH又加入了新功能。其中包括电源架构新特性、全新放大器设计工具以及改善的滤....
发表于 2020-09-11 16:12 60次阅读
TI的WEBENCH电源和放大器设计改善滤波器设...

用于 de-chirp操作FPGA实现的总体设计

在2004年,杨百翰大学的地球微波遥感实验室(MERS)开发了microSAR,展示了一种小型低成本....
发表于 2020-09-11 10:42 202次阅读
用于 de-chirp操作FPGA实现的总体设计

一文知道EMC/EMI及EMS的区别和联系

EMC包括EMI(interference)和EMS(susceptibility),也就是电磁干扰....
发表于 2020-09-11 09:56 137次阅读
一文知道EMC/EMI及EMS的区别和联系

一款最小巧的、功能强大、为电赛而生的FPGA核心...

最小巧的FPGA核心模块,为电赛而生,但用途广泛、灵活! 来源:电子森林 今天给大家推荐一款最小巧的....
发表于 2020-09-11 09:44 175次阅读
一款最小巧的、功能强大、为电赛而生的FPGA核心...

在state machine viewer中状态机的第一个状态是000不是它的名字 该如何修改?

       第一个状态机我设置的名字是INIT显示却是它的数字编号000,我写了多个状态机这是最高...
发表于 2020-09-11 08:59 0次阅读
在state machine viewer中状态机的第一个状态是000不是它的名字 该如何修改?

Sysbios与硬件中断的耦合问题

我在使用FPGA通过硬件中断传输数据给DSP,然后DSP采用sysbios将数据传输给上位机。但是DSP能接收到FPG...
发表于 2020-09-11 08:11 0次阅读
Sysbios与硬件中断的耦合问题

FPGA系统中电源纹波调试方案

这里重点考虑DC-DC外围元件的参数选择不合理。首先从功率电感入手,将其由10uH加大到15uH,再....
发表于 2020-09-10 17:20 206次阅读
FPGA系统中电源纹波调试方案

基于FPGA的步进电机控制实现

正常情况下,步进电机转过的总角度和输入的脉冲数成正比;连续输入一定频率的脉冲时,电动机的转速与输入脉....
发表于 2020-09-10 16:34 542次阅读
基于FPGA的步进电机控制实现

英特尔推出了Stratix 10 NX FPGA...

VMware使用Xilinx Alveo U250加速卡进行测试,通过Docker容器提供了机器学习....
发表于 2020-09-10 16:32 685次阅读
英特尔推出了Stratix 10 NX FPGA...

EMC测试的具体项目是什么

EMC全称Electro-MagneticCompatibility.指的是设备或系统在其电磁环境中....
发表于 2020-09-10 14:56 195次阅读
EMC测试的具体项目是什么

电磁兼容EMC指令解析

为了规范欧盟各成员国对电器设备电磁兼容性的管理,是欧盟各成员国关于电磁兼容的法规协调一致,89/33....
发表于 2020-09-10 14:53 97次阅读
电磁兼容EMC指令解析

下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(eFPGA)

对于最近研究过新车的任何人来说,很难不注意到汽车电子产品的发展是多么的迅速。仅仅将三年前的汽车安全性技术与今天...
发表于 2020-09-10 11:02 101次阅读
下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(eFPGA)

xilinx Virtex-4 FPGA器件LX...

xilinx公司推出的两种新Virtex-4 FPGA器件LX60和SX35.LX60是逻辑最佳LX....
发表于 2020-09-10 08:47 364次阅读
xilinx Virtex-4 FPGA器件LX...

消灭EMC三大利器的原理分析

滤波电容器、共模电感、磁珠在EMC设计电路中是常见的身影,也是消灭电磁干扰的三大利器。对于这三者在电....
发表于 2020-09-09 14:33 378次阅读
消灭EMC三大利器的原理分析

基于FPGA CycloneⅡ系列EP2C35实...

扭振(即扭转振动)广泛存在于各种回转轴系中,如内燃机曲轴、发电机、齿轮传动链等。就内燃机轴系而言,严....
发表于 2020-09-09 14:11 310次阅读
基于FPGA CycloneⅡ系列EP2C35实...

适用于FPGA电源轨的小型POLDC-DC解决方...

POLDC-DC转换器便是紧挨着LSI芯片所配置,能够提供接近负载的分布式电源。POL电源在靠近负载....
发表于 2020-09-09 12:02 341次阅读
适用于FPGA电源轨的小型POLDC-DC解决方...

采用FPGA芯片和处理器实现数字示波器的设计

PC端软件使用C语言设计。图形部分使用SDL库。PC机软件用于打开示波器保存的波形文件,还原波形信息....
发表于 2020-09-09 09:07 150次阅读
采用FPGA芯片和处理器实现数字示波器的设计

【每日资料精选】经验总结&设计资料手册(...

今天分享的是小伙伴们在设计过程中会遇到的一些问题的方法和经验总结以及一些设计资料手册,需要的小伙伴赶....
发表于 2020-09-08 23:44 274次阅读
【每日资料精选】经验总结&设计资料手册(...

基于FPGA的步进电机控制的实现

步进电机有一个技术参数:空载启动频率,即步进电机在空载情况下能够正常启动的脉冲频率,如果脉冲频率高于....
发表于 2020-09-08 16:01 168次阅读
基于FPGA的步进电机控制的实现

数字逻辑设计中锁存器和触发器的定义和比较

锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态,当Gate输入为高电平时,....
发表于 2020-09-08 14:26 142次阅读
数字逻辑设计中锁存器和触发器的定义和比较

FPGA有望成为物联网设备的核心处理器芯片?

士兰微公司拟与控股股东的控股子公司士兰创投共同出资入股安路科技,双方分别出资1,000万元认购安路科....
发表于 2020-09-08 14:18 476次阅读
FPGA有望成为物联网设备的核心处理器芯片?

国微思尔芯推采用Stratix 10 GX 10...

国微思尔芯发布3亿门原型验证系统,采用业界最高容量的 Intel® Stratix® 10 GX 1....
发表于 2020-09-08 10:56 146次阅读
国微思尔芯推采用Stratix 10 GX 10...

三种非屏蔽线缆设计搞定EMC

EMC设计的过程中,设计师不能总是求助于屏蔽线缆来解决电磁兼容问题。在成本和正确端接屏蔽层要求的受欢....
发表于 2020-09-08 10:06 237次阅读
三种非屏蔽线缆设计搞定EMC

以AD9249介绍其3线SPI配置的verilo...

3线SPI的时钟产生方式和上一篇的4线SPI相同,这里不在叙述。两者的不同点在于:三线SPI模式需要....
发表于 2020-09-07 17:17 169次阅读
以AD9249介绍其3线SPI配置的verilo...

FPGA通过SPI对ADC配置简介-----什么...

SDIO—当进行读操作时,SDIO作为输出口SDO,串行数据从ADC输出,进入FPGA;当进行写操作....
发表于 2020-09-07 17:07 178次阅读
FPGA通过SPI对ADC配置简介-----什么...

EMC基础知识总结大全

屏蔽体的电连续性是影响结构件屏蔽效能最主要的因素,相对而言,一般材料本身屏蔽性能以及材料厚度的影响是....
发表于 2020-09-07 15:28 168次阅读
EMC基础知识总结大全

基于逻辑门搭建的用于处理数字信号的集成电路

数字电路中的数字信号是指在时间上离散,在数值上也离散,且数值的大小和增减都是量化单位的整数倍的一类信....
发表于 2020-09-07 13:47 114次阅读
基于逻辑门搭建的用于处理数字信号的集成电路
博评网